: PCB设计中为什么尽量用地平面?

2018-11-15 11:14:58 来源:电路设计技能
标签:

幸运农场绝招 www.qxwt.net  

前面3篇关于去耦电容的文章引起了很多硬件工程师的兴趣,这期的直播课程中讲述了“电源、地、去耦电容”,感觉很多网友对于在PCB设计中如何处理“地”一样是一头雾水,网上太多的经验贴其实都让人消化不良,我觉得有必要对PCB上对“地”的处理再补充说明一下。
 
用KiCad软件对“地”的处理
 
 
正好看到Allaboutcircuits网站上的一篇比较通俗易懂的相关文章,在这里借花献佛分享给大家。我一向主张硬件工程师应该尽快掌握专业英语的阅读,因此这篇文章我就原文贴在这里,我个人以要点汇总的方式做一下点评。
 
以下是作者的原文,蓝色的部分为我的摘要,有任何问题大家可以在PCB设计交流群里进行更深入的交流。
 
PCB Layout Tips and Tricks: Use a Ground Plane Whenever Possible
 
July 11, 2018 by Robert Keim
 
I don’t deny that it is possible to design a PCB without a ground plane, and in many cases you can create a fully functional board this way (or at least it will be fully functional when operating in a favorable environment). But ground planes are an easy way to improve performance and prevent problems, and in my opinion there are few situations in which it is a good idea to make ground connections using ordinary traces.
 
--作者认为PCB设计是可以没有“地平面”的,尤其是在一些比较宽松的环境下没有地平面,板子也能够很好地工作,但如果要提升性能、防止出现问题,地平面是比较简单的方式,在作者看来,只有很少的情况才会只是用普通的走线(Trace和Track都是板子上走线的意思)来进行“地”的连接。
 
Copper Is a Resistor
Schematic diagrams have wires, but in real life there are no wires (unless someone has started manufacturing PCBs using superconductors...). Physical interconnects, including PCB traces, are low-value resistors. The fact that we can often ignore this interconnect resistance doesn’t mean that it has no effect on the functionality of a circuit. On page 8 of this document published by Analog Devices, the author demonstrates that a 5 cm PCB trace can introduce over 1 LSb of error in the digitized values generated by a 16-bit ADC.
 
-- 我们原理图上的连线都是理想的信号连接(只是“线”),在实际的生活中是不存在的,任何物理连接,包括PCB上的走线,都是有比较低的阻抗的,在多数情况下我们可以忽略低阻抗产生的效应,但是在有些场合它们可能会对电路的功能产生显著的影响。ADI公司曾证明了5cm长的PCB走线可能会导致16位ADC的量化结果中引入超过1LSb的误差。
 
PCB上走线导致的电阻
 
In many cases there is not much we can do to mitigate the effects of resistance in a signal trace: tiny ICs and the desire for circuit miniaturization often lead to crowded layouts that don’t allow for wide traces or optimal component placement. We can, however, improve the overall situation by using a ground plane, which reduces the resistance of the return path.
 
-- 很多情况下我们无法减少这些走线电阻带来的影响,现在的板子越来越小型化,器件也越来越小,所以拥挤的板子上不允许较宽的走线以及非常充裕的空间让你摆放器件到最佳的位置,在这种情况下,“接地平面”就可以通过为信号回路提供非常低的阻抗来改善整体的性能。
 
This decreased return-path resistance is a fundamental benefit of incorporating a ground plane into your PCB. It reduces noise caused by variations in return current, and it establishes a more uniform ground voltage (because less resistance means less voltage being dropped between physically separated portions of the ground net). By dedicating an entire layer to ground and connecting everything to the plane using vias and through-holes, you are making your physical circuit more like the idealized circuit in the schematic diagram.
 
-- 在PCB设计中采用接地平面最大的好处就是能够降低回路阻抗,它降低了返回电流变化引起的噪声,在整个板子上也会有更均匀的接地电压(低阻抗意味着较低的压降),如果整个层用做“接地平面”,通过过孔(via)或通孔将相关的电源等连接到接地平面上,物理的电路工作起来就非常接近原理图了。
 
Simpler and Smaller
A ground plane improves the electrical characteristics of your circuit while also simplifying your layout task and in some cases reducing the size of your PCB. I’m not going to dwell on these aspects because I think that they’re more or less self-explanatory. The plane allows you to access the ground net anywhere you can squeeze in a via—and squeezing in a via is far easier than snaking a ground connection through a tangled assortment of traces, copper pours, and fine-pitch ICs.
 
-- 接地平面可以改善电路的性能,PCB布局布线工作也变得简单,并且有可能缩小PCB的尺寸,这些都是不言而喻的,在PCB上任何可以打一个过孔的地方都可以就地接入地平面,这要比你通过各种方式走线来实现到地的连接简单多了。
 
This improved routing may allow you to push the components closer together and thus decrease board size, though there is also the possibility that the board will end up larger if the ground plane causes you to lose one of two component layers (I’ll revisit this issue toward the end of the article). 
 
-- 布线方便、元器件可以靠得更紧凑、板子也可以做得更小。当然如果你专门留出一个层做为“地平面”,你会少一个能走线的层,也许会让你的板子变得更大。
 
Avoid Ground Loops
In my experience, the term “ground loop” can refer to any situation in which a system is affected by a difference in ground potential. A typical example is when two modules are connected by a long cable and the return current in the cable causes one module’s ground voltage to be significantly higher than the other module’s ground voltage. In this discussion, though, I’m referring specifically to a loop of ground connections; for example: 
 
-- 术语“地面回路”可以指系统受“地电位差”影响的任何情况。 一个典型的例子是当两个??橥üさ缋铝邮?,电缆中的返回电流导致一个??榈慕拥氐缪姑飨缘馗哂诹硪桓瞿?榈慕拥氐缪?。 在这里,作者指的是一个接地环路, 例如下图:
 
 
If you have to make numerous ground connections using individual PCB traces, it would not be difficult to create a loop like the one shown above. If you’ve read my article on mutual inductance, you know that this sort of conductive loop is a good receiver of magnetic interference.
 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
新人必看,超详细硬件电路设计指南
新人必看,超详细硬件电路设计指南

献给那些刚开始或即将开始设计硬件电路的人。时光飞逝,离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候,与你一样,俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性,EMI,PS设计准会把你搞晕。别急,一切要慢慢来。

PCB设计中如何避免开槽对EMI的不良影响
PCB设计中如何避免开槽对EMI的不良影响

对电源或地平面分割造成的开槽;当PCB板上存在多种不同的电源或地的时候,一般不可能为每一种电源网络和地网络分配一个完整的平面,常用的做法是在一个或多个平面上进行电源分割或地分割。同一平面上的不同分割之间就形成了开槽。

Allegro的Out Of Date Shapes警告解决方法

使用Allegro设计PCB板时,查看Status,经?;嵊龅給ut of date shapes的警告信息

PCB层叠怎样才能减少EMC?
PCB层叠怎样才能减少EMC?

PCB层叠是决定产品EMC性能的一个重要因素。良好的层叠可以非常有效地减少来自PCB环路的辐射(差模发射),以及连接到板上的电缆的辐射(共模发射)。

如何在Allegro中导入Outline
如何在Allegro中导入Outline

在PCB设计过程中,EDA工程师常常需要匹配两代PCB的结构,这种情况下,将上一代PCB的Outline(板框)导入新的PCB设计文件中,就可以大大缩短时间,而且尺寸完全准确。我看到常常有网友检索类似的信息,所以打算图文并茂的方式为读者讲解Allegro中导入Outline的方法。

更多资讯
在一起,开发者如何改变世界?

6月19日,一年一度的新思科技开发者大会在上?;チΦ乩∧?。今年的开发者大会对新思科技来说更具时代意义——拥有29年历史的SNUG(新思科技用户大会)全新升级、焕然新生。

14nm产能不够,英特尔秘密接洽三星代工

据韩国媒体报道称,为了解决14nm产能短缺的问题,Intel已经秘密接洽了三星,后者将为其代工代号为“Rocket Lake”的CPU。按照规划,Intel要在2021年发布它。

Intel为满足14纳米产能,暂缓以色列10纳米新晶圆厂

外媒报道称Intel本周一会见了当地的承包商,公布了推迟在以色列建立新的半导体工厂计划的决定,其中一位承包商对媒体表示Intel会推迟计划半年到一年时间,确切的开工日期还没有公布。

制造业不振,韩国企业营收出现衰退

在半导体景气停滞,化学、建设产业也萎靡不振的背景下,第一季(1~3月)韩国企业营收时隔两年半衰退。

台积电:无惧贸易战继续扩充产能,5nm技术已有重大突破

据腾讯一线报道,台积电全球总裁魏哲家今日表示,当前,台积电每年可以生产1200万片的12英寸晶圆,1100万片8英寸晶圆,每年增加产能14.3%。